RTFlash

Matière

Une nouvelle technologie japonaise réduit la taille des puces

Une équipe de chercheurs de l'Université du Tohoku, dirigée par le Professeur Tadahiro Omi, ont mis au point une technologie permettant de réduire la taille des puces de silicium de 30 %. Les chercheurs ont utilise un substrat de silicium de plus fortes densité et résistance mécanique que les substrats usuels. Les monocristaux obtenus ont une meilleure conductivité, permettant une taille réduite des électrodes des transistors. Un plus grand nombre de transistors par unité de surface peut ainsi être intégré. Les galettes de silicium conventionnelles de 200 mm de diamètre permettent de fabriquer environ 700 puces de 64 megabits. La nouvelle technologie devrait permettre d'augmenter ce chiffre de 30 %, et de réduire les coûts de fabrication. La production, assurée par la société Tokyo Electron Ltd, devrait débuter dans le courant de l'année prochaine.

BE Japon : http://www.adit.fr

Noter cet article :

 

Vous serez certainement intéressé par ces articles :

Recommander cet article :

Poster un nouveau commentaire

back-to-top