Récemment, ATI Technologies10 a introduit sa Radeon 9700, contenant plus de 100 millions de transistors sur une surface de 14,8 * 14,8 mm2. S'il a fallu surpasser de nombreux obstacles, allant d'une lithographie à plus courte longueur d'onde à des diélectriques à plus “faible-k”, il n'y a pas eu de modification fondamentale de l'architecture MOS. La prochaine étape est donc le processeur à 1 milliard de transistors et, pour dépasser cette barre, il faudra réaliser des changements significatifs dans la structure du transistor. Les problèmes principaux sont les courants de fuite qui augmentent exponentiellement et menacent la réduction de taille en raison des très fortes dissipations de puissance qu'ils entraînent. D'après la loi de Moore, des puces à 1 milliard de transistors devraient être commercialisées dès 2007. Elles devraient se faire à la génération à 65 nm (largeur de grille 30 nm). Des améliorations significatives sont cependant nécessaires pour atteindre cet objectif : - Les diélectriques de grille : L'utilisation de diélectrique de grille avec une plus grande constante diélectrique permettrait résoudre le dilemme des courants de fuite. Parmi les candidats «haut-k», le HfO2 (k~22, contre 3,9 pour le SiO2 actuellement utilisé) semble le plus prometteur, et il offre une bonne stabilité thermique. - L'électrode de grille : Aujourd'hui, du polysilicium très dopé est utilisé comme électrode de transistor, mais une région de déplétion se forme à la surface de la grille au contact avec l'isolant, ce qui réduit le courant conduit. L'emploi d'une grille en métal peut éliminer cette région de déplétion et résoudre le problème de résistance de la grille. - Substrat et structure : Actuellement, l'association de silicium hautement dopé avec une couche épitaxiale moins dopée représente le substratde choix pour les circuits logiques à haute performance. Cette structure devrait changer dans les années à venir avec l'augmentation des vitesses requises et des problèmes de courants de fuites. Ceux ci seront 10 fois plus important pour la génération à 65 nm et donc la puissance dissipée multipliée par 100 ! La solution SOI (Silicon On Insulator), notamment utilisée par IBM pour ces processeurs PowerPC, pourrait se généraliser afin de résoudre ces problèmes de courant de fuite et de dissipation énergétique. - Interconnexions : La Radeon 9700 comporte 8 niveaux d'interconnexions métalliques. Pour la génération à 65 nm (processeurs à 1 milliard de transistors), la roadmap 11 prévoit 10 niveaux d'interconnexions, soit 11 km de longueur d'interconnexion par cm2 de puces. Le cuivre devrait continuer à être le métal de choix, même si les liens optiques devraient commencer à faire leur apparition. Au-delà de la barrière du milliard de transistors par puce, de nouvelles architectures vont donc être nécessaires. Il est difficile de prévoir qui sera le premier à atteindre cette limite, mais il s'agira plus probablement de fabricants de puces à haute performance (accélérateurs graphiques) ou de systèmes sur puces très intégrés (puce téléphonique) que de fabricants de processeurs tel que IBM ou Intel.
Etats Unis Sciences Physiques :
http://www.france-science.org/publications/physique/PhysUSA_N3.pdf
