Désormais, il n'y a pas une semaine sans annonce fracassante, concernant la maîtrise de l'ordinateur quantique, censée renvoyer à l'âge de pierre le principe booléen sur lequel repose l'informatique depuis trois quarts de siècle. Il y a quelques jours, à l'occasion de la conférence annuelle de la société américaine de physique, qui s'est tenue à Los Angeles, Google a ainsi présenté sa nouvelle puce quantique baptisée "Bristlecone".
Google précise “avoir cherché à démontrer la suprématie quantique pour l’avenir, étudier la correction d’erreurs de premier et de second ordre en utilisant le code de surface et faciliter le développement d’algorithmes quantiques sur du matériel réel”.
L'objectif final de Google reste toutefois de parvenir au "Graal" de l'informatique : atteindre 49 qubits viables, seuil considéré comme le point de rupture vers la fameuse "suprématie quantique", à partir de laquelle nos ordinateurs actuels les plus puissants ne peuvent plus rivaliser en terme de puissance de calcul. Mais dans cette course aux qbits, Google s'est focalisé sur un point aussi essentiel que le nombre de qbits pouvant calculer simultanément : l’obtention du plus faible taux d’erreurs possible.
La stabilité des fameux qbits reste en effet très fragile et ceux-ci ont une fâcheuse tendance à la "décohérence quantique", ce qui les rend alors inutilisables pour le calcul. Les précédents systèmes quantiques présentés par Google affichaient un taux d’erreur de 1 % pour la lecture, de 0,1 % pour le “simple qbit” et de 0,6 % pour les portes logiques à deux qbits. Il semblerait que Google soit parvenu à conserver ces mêmes taux d'erreur assez faibles avec son Bristlecone.
Rappelons également, dans cette compétition technologique majeure, que Microsoft pourrait rapidement atteindre les 49 qbits et qu'IBM propose déjà une machine de 50 qubits. Le géant des microprocesseurs Intel, en partenariat avec une équipe de chercheurs de l’Université de technologie de Delft aux Pays-Bas, vient quant à lui de présenter le premier ordinateur quantique équipé de puces en silicium et reposant sur le principe de l'utilisation d'une paire de "spin-qbits" (Nature).
Enfin, une équipe australienne (Université de Nouvelle-Galles du Sud (Australie), a annoncé avoir réussi à concevoir une architecture combinant des millions de qubits, tout en conservant les technologies traditionnelles de fabrication des composants CMOS sur silicium (RT Flash).
Article rédigé par Georges Simmonds pour RT Flash
