La puce qui animera votre prochain smartphone aura-t-elle été conçue - au moins en partie -en France ? C'est tout l'enjeu d'une bataille qui se livre à l'échelle du nanomètre, pour imposer les technologies des semi-conducteurs du futur. Aujourd'hui, deux approches sont en compétition : d'un côté, le géant Intel, qui parie sur une conception des puces en 3D. De l'autre, le SOI Consortium, porté par deux groupes français, STMicroelectronics et Soitec, associés à ST-Ericsson, IBM ou Samsung, mise sur un silicium amélioré.
Pour comprendre les enjeux de ces deux technologies, il faut remonter à la règle de base de l'industrie des semi-conducteurs : la loi de Moore, dictée par un des fondateurs d'Intel dans les années 1970. A l'époque, Gordon Moore constate que le nombre de processeurs que l'on peut graver sur une même surface de silicium double tous les deux ans, et affirme que cette évolution va continuer de se poursuivre, entraînant une diminution des coûts et une augmentation de la puissance.
Depuis, cette « feuille de route » de l'électronique s'est toujours vérifiée, mais elle a dû surmonter de nombreuses barrières. Pour diminuer la taille des processeurs, les fondeurs ont réduit progressivement la taille des canaux qui les composent, et dans lesquels circulent les électrons, passant de l'échelle du micromètre à celle du nanomètre. Mais, depuis plusieurs années, les chercheurs anticipent un problème bien plus gênant, qui survient en dessous de 30 nanomètres. A ce stade, les sillons sont si fins que les électrons qui les parcourent ne peuvent plus être correctement canalisés : il en résulte des effets parasites qui réduisent les performances des puces et augmentent leur consommation.
Or c'est tout le cycle de l'industrie électronique qui repose sur la loi de Moore : les smartphones, notamment, ont besoin de processeurs plus puissants, plus petits, mais aussi moins gourmands. Depuis une dizaine d'années, les ingénieurs cherchent donc un moyen d'augmenter le nombre de sillons sur une même surface sans effets parasites.
Ce n'est pas une surprise, la méthode la plus en vue a été mise au point par le leader incontesté du secteur, Intel. Elle consiste à changer radicalement l'architecture des processeurs : les canaux ne sont plus gravés horizontalement sur le silicium, mais verticalement - on parle de gravure 3D, FinFet ou Tri-Gate. Fin avril, le groupe a lancé ses premiers processeurs utilisant cette technologie, avec une gravure à 22 nanomètres. Destinés dans un premier temps aux PC, ils devraient être intégrés à des ordinateurs commercialisés avant la fin de l'année.
Pour Intel, le choix de passer à la gravure 3D est stratégique. « C'est un choix lourd, car il faut changer à la fois la conception des processeurs et l'outil industriel, explique l'analyste Jérôme Ramel, responsable de l'activité semi-conducteurs pour Exane BNP Paribas. Avec cette technologie, Intel amène tous ses concurrents sur un terrain très complexe, où il est le mieux armé. » D'autant qu'Intel a un catalogue de produits relativement réduit, alors que la plupart des autres fondeurs doivent produire des processeurs à la demande pour différents clients. Enfin, l'avance technologique d'Intel pourrait l'aider à rattraper son retard dans un secteur où il s'est laissé distancer : les processeurs pour smartphones et tablettes.
La technologie concurrente repose sur une tout autre approche : il ne s'agit pas de changer l'architecture des processeurs mais d'améliorer l'isolation des transistors pour lutter contre les effets parasites, grâce aux caractéristiques de la plaque de silicium sur laquelle ils sont gravés. C'est l'évolution d'une méthode employée depuis plusieurs années, le SOI (« Silicon on insulator »). Dans ces plaques dites « FD-SOI » (pour « fully depleted »), une très fine couche d'oxyde (environ 25 nm) isole la couche de silicium superficielle de 12 nm sur laquelle sont gravés les transistors. La technologie émane du CEA-Leti, à Grenoble, et le principal fabricant de plaques SOI au monde est le français Soitec.
Selon ses promoteurs, cette approche permet de continuer à graver les processeurs en 2D avec les technologies classiques jusqu'à 14 nanomètres - ce qui laisse au fondeur plusieurs années sans changer radicalement son outil industriel. En revanche, les plaques FD-SOI coûtent deux à trois fois plus cher que les plaques de silicium classiques (« bulk »). Autre handicap, « Intel n'a jamais voulu utiliser le SOI pour ne pas être dépendant d'une solution extérieure, qui plus est non américaine », estime Guy Dubois, analyste indépendant. Aujourd'hui, le SOI ne représente qu'environ 10 % du marché en volume, et 3 % en valeur.
Pour l'heure, un seul fondeur a annoncé l'adoption du FD-SOI : il s'agit de ST-Ericsson, coentreprise entre le groupe STMicroelectronics et l'équipementier Ericsson, qui doit livrer en fin d'année les premiers exemplaires d'un processeur FD-SOI 28 nm pour smartphones et tablettes. Tout devrait donc se jouer dans les prochains mois, avec l'intégration des premiers processeurs employant ces technologies par les constructeurs.
